谈谈芯片设计及交付流片的成本核算方式

首先要知道，芯片行业的成本发生是有计划性的，也会与产能紧密相关，而所谓的Capacity planning一贯是以年计单位的，因此，产能在年计时限内的平衡供需是芯片成本计划的重要部分。供需紧张，延期自然，涨价也是自然，对手的股票涨票也是自然：）

以10nm数字芯片为例，其实，近一年工艺节点的几次shrink，10nm节点的单位晶体管面积相对于上一代节点缩小了37%，而到了7nm节点，它相对10nm节点单位晶体管面积缩小变成了20%-30%左右。

其实，这就意味着在最新的工艺节点，即使不考虑一次性成本，平均成本的下降也变小了－－－须知摩尔定律的主要动力就是成本下降，然而，在一次性成本快速提升但平均成本却下降有限的时代，摩尔定律的进一步发展动力就不那么强了的。

另外，随着NRE成本的上升，也意味着芯片的出货量只有足够大才能把一次性成本平均掉达到break even点。这就使得只有手机芯片之类出货量巨大，对平均成本非常敏感而又希望芯片性能能定期升级的品类才会使用最新工艺。

而且，除了一次性成本在快速上升之外，晶体管的集成度在随着特征尺寸缩小的同时上升速度也在减缓。这是因为之前的特征尺寸缩小比较“实诚”，最小栅长、最小金属线宽都在同步以相同比例缩小，而在16nm以下的时候特征尺寸缩小往往只是指栅长缩小，最小金属线宽缩小的倍数并没有这么大。所以呢，这就导致了实现相同功能的芯片随着特征尺寸缩小其芯片面积缩小倍数没那么大了的。

芯片的定价国际上通用的芯片定价策略是8：20定价法，也就是硬件成本为8的情况下，定价为20，Intel一般定价策略为8：35，AMD历史上曾达到过8：50。在各项成本一定的情况下，产量和良率是影响成本的重要因素，产量一旦提升，掩膜、测试、软件的成本可以通过共担迅速降低，这也是很多大的半导体公司在竞争中强者恒强的原因。

- 给一组业内数据： 2017年28nm流片的价格大概是每平方毫米23.5万RMB，45nm大约是12万RMB。到了2021年，12nm流片费用大约3亿RMB，而如沐曦等startup宣称的5nm设计，流片费用至少3500万美金。

- 再给一组数据：以沐曦宣称的5nm产品来看，按照业内的模型估算下来每颗5nm芯片需要238美元的制造成本，108美元的设计成本以及80美元的封装和测试成本；这意味着Fabless公司需要为每颗5nm芯片支付高到426美元（约2939元）的总成本。

再举个例子： 针对国内从事某图形GPU设计的startup - 参考1TFLOP的AMD 3代前产品，批发价$17美金，最近涨到$25左右，这才多大的市场呢？我算过一笔账，TSMC 12nm做，流片出来成本$25，必须卖$40以上才能摊薄前期研发和掩模费用，而且是几百万级的出货量才有这个价，自己算吧，12吋7w平，1TFLOP可以做到50-60平，良率50%算好运气，基材成本6000刀，掩模那些不算，加流片加工费，再添TSMC 50%毛利要求，再加上TSMC今年把3% discount免除了…；这还没有细算购买主要IP和周边IP的授权费用和Royalty%每片分成费用（记得国内Imagination Graphic GPU IP授权费用是$20M左右）；那么问题来了，小规模fabless做的产品卖给谁？

再谈谈最新的TSMC 3nm制程：历来在TSMC推进先进制程时，苹果都是第一位导入的客户，3nm也不例外，用在苹果计划Y22Q3推出iPhone14的A16处理器上。然而，TSMC 3nm刚刚上线就决定Y22要改版，这是因为现行的3nm曲高和寡，除了苹果以外没人用的起，性价比极低。所以TSMC的第一版3nm客户，苹果是第一个也是最后一个，接下来则为改版3纳米。说回性价比，仍然要遵循摩尔定律PPAC法则（功率、性能、芯片面积、成本）及其定价公式。其中功耗（Power）持续减少;性能（Performance）越来越高，每个制程都微缩，芯片面积（Area）越来越小。若不考虑价格，Performance / Power x Area一定远远大于1，然而一旦价格失控，对于IC设计业者来说，性能再好，也不愿往下做，换言之，成本和性能就是鱼与熊掌。因此，3nm才上线就决定次年要改版，这样的策略并非TSMC第一次，过去其在20nm和10nm也曾遇过类似的问题，因为成本不符，这两个制程仅运作一年，就立刻转往下一代，即转往16nm和7nm，成为了过渡制程（根据近两季财报，20nm及10nm制程占营收金额比重几乎为零，已成历史）。

最后谈谈Foundry的产能保证金问题，最近台联电与联发科、瑞昱、联咏等大型芯片厂谈妥了较大规模的产能保证金模式，由联电出资兴建规模2万片12吋28纳米产能的新厂，而芯片厂则支付产能保证金，在三至五年的期间内保证最低基本产能，双方互绑，既可稳定价格，又能防止市况转变。估计芯片厂将会负责包走五年内的基本产能，芯片厂提出的产能保证金应该在五、六千万美元左右。【芯片厂指出，联电此次的产能保证金模式在业界已经实行有一段时间，只是这次的规模较大，是盖一整座新厂，新厂产能全由客户先预付产能保证金，确保短期需求稳定。业界预估，若内含兴建时间，保证期间大约五年，如果扣除建厂时间，保证“低消”的时间则约二到三年。为了满足客户强劲需求，联电今年资本支出将达15亿美元，较去年增加50%，其中，85%的资本支出将投入12英寸厂，主要以28纳米以下制程为主，其他15%投资8英寸厂。】

以下附上一段关于design service市场格局的评论文章，转自摩尔精英：

云厂商陆续加入定制化芯片开发这个新行列，将衍生出更多的业务需求。那么，所有的ASIC资金将流向何方？这其中明显的受益者就有芯片设计服务、EDA/IP需求、代工需求等等，尤其是那些耳熟能详的知名大厂商，然而还有一些隐藏不被大家熟知的设计服务业的受益者。总而言之，处于这些需求赛道中厂商们都可能从定制芯片项目中获利。

首先，这些造芯新进者缺乏半导体设计相关的积累，势必会路生。因为芯片开发流程众多，包括产品定义、前端电路设计、后端物理实现、制造工艺、封装等多个环节，而且还常常需要组合多种不同功能的IP，使得设计难度进一步加大，并不是所有IC设计公司对这些技术都有深入的了解。于是就需要设计服务厂商的帮助。

在这其中，如博通、Marvell、联发科、Socionext（富士通和松下的LSI业务组合）等提供设计服务的公司将成为明确的受益者。尤其是博通，据了解，国内外大多数知名的厂商都在使用博通的设计服务。博通在全球芯片设计服务方面都占据很高的比例。

JP Morgan分析师Harlan Sur指出，博通不只协助设计芯片，也提供芯片生产、测试、封装的关键知识产权。博通已经在网络设备和无线芯片领域拥有大量业务，每年可能从谷歌和其他公司获得高达10亿美元的收入，用于制造运行服务器的定制芯片。博通一直默默协助Google TPU研发生产，据外媒报道，谷歌的第四代TPU芯片也已获得博通的服务设计，并开始与Alphabet旗下的谷歌设计第五代处理器，该处理器将使用更小的5nm晶体管设计。

始于谷歌，博通现在也在帮助Facebook，微软，Ericsson，诺基亚，阿里巴巴，SambaNova（斯坦福大学学者组建的初创公司）和其他大型公司提供了定制芯片，可用于多种用途。

Marvell的ASIC定制业务也越来越庞大。2019年5月，Marvell也宣布与格芯已达成协议，将收购格芯专用集成电路（ASIC）业务Avera Semiconductor。据悉，该业务单元帮助芯片设计师研发全定制芯片中的半定制芯片。Marvell希望通过面向5G运营商，云数据中心，企业和汽车应用的新5nm产品来撼动定制ASIC芯片市场。

另一方面，Marvell几年来一直在销售基于ARM技术的称为ThunderX的芯片家族。在向微软和其他公司销售这种芯片数年之后，Marvell现在被要求为微软定制一个版本，Sur相信，这是一款云计算芯片。而且微软正在与Marvell合作开发其下一代ThunderTh3（TSMC 7纳米）项目。

联发科早在2011年就开始提供ASIC设计服务，这几年也加强了ASIC设计服务的业务。2018年初，联发科正式宣布大力拓展ASIC设计服务业务，服务对象主要面向系统厂商和IC设计公司。联发科ASIC设计服务部门是一个独立部门，据悉，其ASIC设计服务最先看好的就是向产业链上游芯片设计板块渗透的互联网巨头们，而这些互联网或终端巨头引导着上游芯片业的走向，也占据着产业链整体利润的大头儿。这些对于未来的IC设计服务业务来说，具有很大的吸引力。

创意电子（GUC）是一家客制化IC服务厂商，背靠第一大股东台积电，其封装技术较为先进。创意电子独特地结合先进技术、低功耗与内嵌式CPU设计能力，且搭配与台积公司(TSMC)以及各大封测公司密切合作的生产关键技术，适合应用于先进通讯、运算与消费性电子的ASIC设计。

世芯电子（Alchip）亦从事ASIC服务。据其官网介绍，世芯电子能专精、快速交付最先进的ASIC方案给客户，在16纳米、12纳米、7纳米等节点制程技术上其皆是最快成功实现的业者，拥有可靠的实证纪录。

科创板上市公司芯原微电子（上海）股份有限公司（芯原股份）是一家依托自主半导体IP，为客户提供平台化、全方位、一站式芯片定制服务和半导体IP授权服务的企业。据其官网介绍，芯原在图形处理器、神经网络处理器、视频处理器等方向有丰富的IP组合。

摩尔精英（MooreElite）则为客户提供从芯片定义到产品实现的全流程设计服务，与多家IP供应商和十几家晶圆代工厂紧密合作，为客户打造一个全面的设计云平台，基于长期打磨验证的设计流程和方法学，在边缘AI、云端大数据训练、消费电子、工业系统、网络计算SoC等不同应用领域有多年的技术积淀和可产品化的解决方案。

中国2000多家芯片公司，大多在摸着石头过河，可以说，这是一个非常有潜力的市场，据Gartner参考文献预测2020年ASIC市场将约为$ 27B。专注的高端ASIC供应商将带来巨大的商机。

除了芯片设计服务，这些芯片厂商大多使用Arm的IP，ARM可通过使用其IP开发定制处理器来收取许可和特许权使用费收入。据Axios的一篇报道，谷歌正在研发一款处理器，该处理器将为其2021 Pixel 手机和未来的chromebook提供动力。这款代号为Whitechapel的处理器据称拥有8颗ARM CPU内核，采用了三星的下一代5纳米制造工艺，并包含用于提高谷歌助手性能的专用电路。

定制芯片还要一些EDA/IP厂商来提供辅助性芯片设计服务，Cadence以及Synopsys毋庸置疑的可从中获利。早在2018年，Cadence就与Google，Microsoft，Amazon合作开发基于云的EDA工具，这些工具可以在云中运行，并且可以提供高水平的峰值性能。Synopsys也与Google Cloud合作以广泛扩展基于云的功能验证。